


Задача 1.

Основным активным элементом большинства цифровых схем является МДП-транзистор (МДП – металл-диэлектрик-полупроводник). МДП-транзисторы бывают двух типов: nМДП и pМДП. В nМДП-транзисторе основными носителями заряда являются электроны, а в pМДП – дырки. Структура и принцип работы nМДП-транзистора показан на рисунке ниже.



На основании (подложке (П)) полупроводника с электропроводностью p-типа созданы две зоны с повышенной электропроводностью n+-типа. Все это покрывается тонким слоем диэлектрика, обычно диоксида кремния SiO₂. Сквозь диэлектрический слой проходят металлические выводы от областей n+-типа, называемые *стоком* (С) и *истоком* (И). Над диэлектриком находится слой *затвора* (З).

При напряжении на затворе $U_{зи}$ равным нулю, проводящего канала между стоком и истоком нет и ток стока равен нулю $I_C = 0$ (рисунок слева). Если подать на затвор положительное напряжение относительно истока $U_{зи}$, возникнет электрическое поле. Оно будет выталкивать положительно заряженные дырки из зоны под затвором вглубь подложки. В результате под затвором концентрация дырок начнет уменьшаться, и их место займут электроны, притягиваемые положительным напряжением на затворе. Когда $U_{зи}$ достигнет своего порогового значения $U_{пор}$, концентрация электронов в области под затвором превысит концентрацию дырок. Между стоком и истоком сформируется тонкий канал с электропроводностью n-типа, по которому пойдет ток I_C (рисунок справа). Чем выше напряжение на затворе транзистора $U_{зи}$, тем шире канал и, следовательно, больше сила тока.

Управляющие напряжения в МДП-транзисторе отсчитываются обычно от потенциала истока и обозначаются: $U_{зи}$ - напряжение между затвором и истоком; $U_{си}$ - напряжение между стоком и истоком; $U_{пи}$ - напряжение между подложкой-истоком.

Для оценочных расчетов поведения nМДП-транзистора можно использовать простейшую схемотехническую модель, представленную в таблице ниже. Транзистор может находиться в одной из 3-ех областей работы: область отсечки (когда канала нет), крутая область (канал открыт, но напряжение $U_{си}$ мало) и пологая область (канал открыт и напряжение $U_{си}$ больше разницы $U_{зи} - U_{пор}$). Из уравнения для пологой области видно, что в этой области работы транзистора I_C не зависит от $U_{си}$, т.е. ток достигает своего максимального значения (насыщения) и больше не растет с ростом $U_{си}$.

Простейшая схемотехническая модель nМДП-транзистора

Область работы транзистора	Напряжения, определяющие область работы	Ток транзистора
Область отсечки	$U_{зи} < U_{пор}$	$I_C = 0$
Крутая область	$U_{зи} \geq U_{пор}$ $U_{си} < U_{зи} - U_{пор}$	$I_C = k\{(U_{зи} - U_{пор})U_{си} - U_{си}^2/2\}$ k - крутизна транзистора $U_{пор}$ - пороговое напряжение
Пологая область	$U_{зи} \geq U_{пор}$ $U_{си} \geq U_{зи} - U_{пор}$	$I_C = k(U_{зи} - U_{пор})^2/2$

Задание

Вар 1.

Известно, что в пМДП-транзисторе $k=160 \text{ мкА/В}^2$, $U_{\text{ПОР}}=0.7 \text{ В}$.

1. Используя простейшую схемотехническую модель, рассчитайте ток стока I_C при $U_{\text{ЗИ}}=2 \text{ В}$ и $U_{\text{СИ}}=3 \text{ В}$.
2. Как изменится ток стока при $U_{\text{ЗИ}}=3 \text{ В}$?

Решение

1. Определяем область работы транзистора:

$U_{\text{ЗИ}} \geq U_{\text{ПОР}}$ – транзистор открыт, $U_{\text{СИ}}=2 > U_{\text{ЗИ}} - U_{\text{ПОР}}=1.3$ – находится в пологой области.

Рассчитываем ток: $I_C = k(U_{\text{ЗИ}} - U_{\text{ПОР}})^2/2 = 160 \cdot 1.3^2/2 = 135.5 \text{ мкА} = 135.5 \cdot 10^{-6} \text{ А}$.


2. При $U_{\text{ЗИ}}=3 \text{ В}$, $I_C = k(U_{\text{ЗИ}} - U_{\text{ПОР}})^2/2 = 160 \cdot 2.3^2/2 = 423.2 \text{ мкА} = 423.2 \cdot 10^{-6} \text{ А}$.

Ток увеличится в 3.1 раза (увеличится на 287.7 мкА).

Вар 2.

На рисунке приведены зависимости $I_C = F(U_{\text{СИ}})$ при напряжениях $U_{\text{ЗИ}}=1.5 \text{ В}$ и $U_{\text{ЗИ}}=2 \text{ В}$.

Определите крутизну транзистора k и пороговое напряжение $U_{\text{ПОР}}$, если известно, что зависимости построены по уравнениям простейшей схемотехнической модели. Значение крутизны округлите до целого числа, значение порогового напряжения – до десятых долей.



Решение

Когда ток перестает расти, транзистор находится в пологой области (из теории). Определяем по обоим графикам максимальные токи:

$I_C = 32 \text{ мкА}$ при $U_{\text{ЗИ}}=1.5 \text{ В}$, $I_C = 84 \text{ мкА}$ при $U_{\text{ЗИ}}=1.5 \text{ В}$.

Подставляем эти значения в уравнения для пологой области:

$$32 \cdot 10^{-6} = k(1.5 - U_{\text{ПОР}})^2/2$$


$$84 \cdot 10^{-6} = k(2 - U_{\text{ПОР}})^2/2$$

Получаем систему из двух уравнений с двумя неизвестными. Решение системы (с учетом округления):


$K \sim 101 \text{ мкА/В}^2$, $U_{\text{ПОР}} \sim 0.7 \text{ В}$.

Задача 2.

На рисунке ниже приведены графические обозначения и пояснение работы проходных ключей на транзисторах nМДП- и рМДП-типа. Ключ на nМДП-транзисторе замыкается при поступлении логической единицы на его вход С, а ключ на рМДП-транзисторе – при поступлении логического нуля на вход С. В противном случае, ключи разомкнуты, и электрическая связь между точками x1 и x2 отсутствует.



На проходных ключах можно формировать различные логические функции. Например, ниже на рисунке слева приведена реализация функции логического умножения $F1 = A \cdot B$ (черта сверху над именем входа означает инверсию сигнала, например, при $B=0$, $\bar{B}=1$ и наоборот; знак \perp обозначает потенциал земли, равный логическому нулю; V_{DD} – напряжение питания схемы, равное логической единице). Сигналы на входах A, B, \bar{A}, \bar{B} принимают значения логической ноль, либо логическая единица.



Правильность построения схемы для функции F1 можно проверить по таблице истинности, приведенной ниже. При $A=B=1$ через открытый рМОП-транзистор на выход F1 передается сигнал $B=1$. Во всех остальных случаях сигнал на выходе F1 будет равен нулю (при $A=B=0$, $\bar{A}=1$ и через открытые верхний и нижний транзисторы на выход передается потенциал земли, при $A=0$ и $B=1$ через открытый верхний транзистор передается ноль на выход, при $A=1$ и $B=0$ открыт только средний транзистор, и сигнал на выходе $F1=B=0$).

Таблицы истинности функций

Входы		Выходы		
A	B	F1	F2 (вар.1)	F3 (вар.2)
0	0	0		
0	1	0		
1	0	0		
1	1	1		

Задание

Заполните таблицу истинности для функции F2 (F3), схема которой приведена на рисунке выше, и запишите выражение для нее.

Ответы

Входы		Выходы		
A	B	F1	F2 (вар.1)	F3 (вар.2)
0	0	0	1	0
0	1	0	1	1
1	0	0	1	1
1	1	1	0	1

$$F2 = \overline{A \cdot B}$$

$$F3 = A + B$$